作者：华碧实验室刘工

链接：https://www.zhihu.com/question/52782981/answer/3166316698

来源：知乎

著作权归作者所有。商业转载请联系作者获得授权，非商业转载请注明出处。

第三代半导体 SiC 因禁带宽、热导率高等优异性能得到广泛关注，SiC 功率器件也成为学术界和工业 界 的 研 究 热 点 。从 SiC 材 料 性 质 出 发 ，归 纳 分 析 了 SiC 薄 膜 与 SiC 功 率 器 件 制 备 工 艺 ，回 顾 了 SiC  MOSFET 和 IGBT 器件的发展，讨论了 SiC MOSFET 和 IGBT 器件的结构设计优化和性能评估，最后指 出 SiC 器件面临的挑战及发展趋势。自 从 半 导 体 工 业 出 现 以 来，半 导 体 的 规 模、速 度、效率以指数级的形式增长，主要集中于硅基器件 的发展。以硅基为基础的功率器件，在电力输运及 工程科技方面起着至关重要的作用。随着技术的发 展、能源问题日益严重，提高能源利用效率是当前的 紧迫需求。电子电力技术是当今工业的基石，功率 器件作为电力产业核心组成部分提升效率的需求更 为迫切，其中硅基材料的电子器件性能已接近极限。开发更高效率的器件材料成为急需解决的问题，同 时在极端条件下（如高频、高压和高功率密度等），仅 能承受 600 V 以下电压的硅基器件显得力不从心。因 此，2000 年 以 来，碳 化 硅（SiC）、氮 化 镓（GaN）和 氧化镓（Ga2O3）等宽带隙半导体材料越来越受到研 究者们的青睐，尤其是碳化硅所具有的高临界电场 强度、高热导率、极好的热稳定性等物理性质，使其 成为极端条件功率器件的优秀候选者，而且使用碳 化硅为材料的功率器件也能实现功率及功率密度的 飞跃。 1 SiC 材料性质与掺杂调控 1. 1 SiC 材料的性质 第 三 代 半 导 体 材 料 碳 化 硅（SiC）具 有 低 密 度 （3. 1 g ·cm−3 ）、高 硬 度（2 800 kg ·mm−2 ）、高 热 导 率 （120 W·m−1 ·K−1 ）、低热膨胀系数（4. 0×10−6  ℃−1 ）、 宽禁带（2. 4—3. 4 eV）、抗氧化、耐腐蚀、抗辐照和物 理化学稳定性好等诸多优异特性 。图 1 为 SiC 与 Si材料性能对比 。从图 1可见，SiC 有着 3倍于 Si的 禁带宽度，10 倍于 Si的临界击穿电场及 3 倍热导率， 其可以提高器件长时间运行能力，能够实现更高电压 （10—100 倍）、更大功率、更高频（10—100 倍）、更高 效率（节损耗降低 50％以上）的器件性能。因此，碳化硅基为代表的宽禁带器件具有巨大的应用潜力。

SiC 是 一 种 典 型 的 二 元 化 合 物 半 导 体 材 料，其 晶体结构的基本单元为一个四重对称性的四面体， 即 SiC4或 CSi4，相邻的两个 Si 原子或两个 C 原子之 间的距离是 3. 08 Å，而相邻的 C 原子和 Si 原子之间 的 仅 约 1. 89 Å。目 前，已 知 SiC 具 有 250 种 晶 体 构 型，其中 3C、4H 和 6H 是 3 种常见的 SiC 晶型，结构 如 图 2 所 示。1994 年 发 现 的 4H-SiC 多 型 具 有 远 优 于 3C-SiC 和 6H-SiC 的 高 电 子 迁 移 率 和 极 宽 带 隙， 其被广泛应用于电力电子、能源电池等领域中。表 1 为主要半导体材料物性数据。

1. 2 SiC 材料的掺杂调控 通 过 掺 杂 改 变 SiC 材 料 的 能 级 结 构，并 进 一 步 调 控 其 性 能，主 要 使 用 离 子 注 入 手 段 进 行 Al、B、N 等 原 子 的 掺 杂。其 中：Al 等 受 主 原 子 更 容 易 取 代 SiC 晶格中的 Si 的位置而形成深受主能级，从而得 到 P 型 半 导 体；而 N 和 P 等 施 主 原 子 更 容 易 占 据 C 的晶格位置而形成浅施主能级，从而得到 N 型半 导 体。值 得 注 意 的 是，SiC 具 有 其 他 宽 带 隙 半 导 体 没有的宽掺杂范围（1×1014—1×1019 cm−3 ） ，其能 在该范围内轻松实现 N 型和 P 型掺杂，如使用 Al 掺 杂后 4H-SiC 单晶的电阻率低至 5 Ω·cm。根据掺杂 浓度和元素种类不同，SiC 电阻率可以在 1×10−4 — 1×1011 Ω·cm 之间变化 。2 SiC 薄膜制备及功率器件制备的工艺  SiC 薄膜具有优异的机械、热学和电学性能，适 用 于 高 功 率 电 子 器 件、光 电 转 换 器 件、透 明 导 电 薄 膜、生物医学器械、传感器等领域中。SiC 薄膜的生 长，对微电子、光电子、传感器等领域的发展具有重 要的意义。因此，需不断改进 SiC 薄膜的生长技术， 得 到 更 高 质 量 的 SiC 薄 膜。目 前，制 备 SiC 薄 膜 的 方法有多种，如液相外延、物理气相沉积、离子束沉 积、分子束外延和化学气相沉积，其中化学气相沉积SiC 外延生长中最常用的方法。SiC 生长机理，是 以高纯氢气或者氩气作为载体气体，将 Si 源气体和 C 源气体带入淀积室中进行化学反应，将生成的 SiC 分子沉积在衬底上并生长出晶体取向与衬底相同的 SiC 单晶外延层。 2. 1 SiC 薄膜制备工艺 目前，SiC 薄膜制备主要通过热壁 CVD 进行 ， 主 要 生 产 厂 商 包 括 Applied Materials、Quantum  Design、Oxford Instruments 及 国 内 的 厦 门 十 一 维 、 合肥科晶等厂家，具体包括以下几种方法。大气压 化 学 气 相 沉 积 法（Atmospheric pressure chemical  vapor deposition，APCVD），其是一种化学气相沉积 （Chemical vapor deposition，CVD）技术，通常在接近 大 气 压 的 条 件 下 进 行，一 般 在 1—10 个 大 气 压 的 范 围内，先将蒸气相前驱体引入反应室，在加热的基片 上 反 应 而 形 成 薄 膜 。甲 基 三 氯 硅 烷（MTS， CH3SiCl3）是 SiC 薄膜合成中最常用的单源前驱体， 这不仅因为其分子结构中硅（Si）和碳（C）的化学计 量比，而且还因为可获得良好质量的薄膜；常用 的双源前驱体，包括丙烷（C3H8）和二氯硅烷（DCS， SiH2Cl2）与三氯硅烷（HCl3Si）的混合物 ；高纯度 的氢气和氩气混合物，被用作载气气体 。低压化 学气相沉积法（LPCVD），其是用于生长 SiC 薄膜最 常见的 CVD 系统，尽管 LPCVD 过程中 SiC 薄膜的 沉积速率比 APCVD 过程低得多，但由于真空系统 易 于 扩 展 和 基 板 支 架 中 温 度 分 布 更 均 匀 ，因 此 在 LPCVD 系统中可以覆盖更大的表面区域，LPCVD 反应器也允许使用更多种类的前驱体以减少沉积薄 膜 中 杂 质 的 含 量，与 APCVD 的 区 别 在 于 LPCVD 反应器必须承受高压梯度并在反应器排放点插入真 空系统 。金属有机化学气相沉积法（MOCVD）， 其 是 CVD 的 一 种 增 强 变 体，其 中 使 用 了 一 种 或 多 种 金 属 有 机 化 合 物 作 为 前 体 材 料 ，自 Manasevit 于 1969 年 首 次 进 行 的 工 作 以 来，这 种 基 于 CVD 的 技 术 一 直 在 稳 步 发 展，是 常 用 于 合 成 SiC 薄膜的 CVD 方法之一，因为其较高的沉积速率（约 为 40 nm · min−1 ），特 别 适 用 于 厚 SiC 薄 膜 的 生长。 半导体的缺陷在晶体生长、制造，甚至在设备操 作过程中均会出现，特别是在 SiC 特别适合的恶劣 环境下。碳化硅晶体的生长在提高材料质量方面取 得了令人印象深刻的进展，大型宏观缺陷（如堆积缺 陷、微管等）几乎已经被消灭 ，但 SiC 存在固有缺 陷（如空位（VSi和 VC）和反位（CSi和 SiC）），以及这些 缺 陷 的 组 合（如 空 位（VSiVC）和 碳 反 位 - 空 位 对 （CSiVC））。目 前，可 制 备 的 SiC 外 延 晶 片 的 厚 度 均匀性保持在 1%—3% 左右，掺杂浓度在 3% 左右， 表面粗糙度可以控制在 0. 4 nm 以内，表面缺陷密度 小于 1 cm−2 。 2. 2 SiC 功率器件制备工艺 随 着 SiC 功 率 器 件 制 备 工 艺 的 不 断 优 化 和 发 展，器件的性能得到不断提高，已经在电动汽车、太 阳能逆变器、高速列车和电力变换器等领域中得到 广泛的应用。SiC 功率器件制备工艺的发展对于提 高功率器件的性能、降低能源损耗、提高系统效率和 减 少 对 环 境 的 污 染 具 有 重 要 意 义 。以 沟 槽 MOSFET 为例介绍 SiC 功率器件的制备流程。在槽沟 MOSFET 的制造过程中，p-注入步骤和 槽沟形成步骤可以交替进行，即先进行 p-注入再进 行槽沟结构制造 ，或先进行槽沟制造再进行 p-注 入。图 3 为 先 槽 沟 制 造 流 程 示 意 图。首 先 在 n+衬底上外延生长 n-漂移区，然后在使用 Al 注入 进 行 槽 沟 结 构 制 造 而 形 成 p-区，随 后 进 行 p+注 入 以形成屏蔽区，再进行 n+注入以定义源和漏区域；在注入步骤后，将所得到的结构暴露在高温下进行 热氧化处理以形成栅氧层，再经退火处理后沉积栅 极电极、源金属和漏金属，最后该结构被涂覆一层聚 酰亚胺作为保护封装层。为 减 少 SiC 基 片 和 外 延 层 中 存 在 的 缺 陷，提 高 器 件 的 性 能，采 用 各 种 离 子 注 入 和 热 氧 化 处 理 方 法 。在 MOSFET 器件制备中，外延 SiC 薄膜通常 采用 CVD，其中反应气氛的组成和流量对外延生长 的效果有着重要的影响。此外，温度也对生长速率 和 晶 体 质 量 有 着 重 要 影 响，一 般 在 1 500—1 700 ℃ 之间进行生长。压力的控制可以影响反应气氛的流 动状态和反应速率，一般在 10—100 Torr 之间。外 延生长的时间是影响生长厚度和晶体质量的另一个 关键参数，一般外延生长的时间越长生长的厚度越 大，但晶体质量也可能会受到影响。离子注入设备 需要控制掺杂剂的剂量和注入深度，这些参数可以 通过调节注入能量、注入剂量和注入角度等参数进 行控制。对于掺杂得到的 N 型半导体，其掺杂浓度 大 概 在 1×1014—1×1019 cm−3 ，Hall 迁 移 率 在 40— 100 cm2 ·V−1 ·s −1 。对于 P 型半导体，由于其较高的 溶 解 度，掺 杂 浓 度 大 概 在 1×1019 cm−3 ，其 载 流 子 浓 度 为 1×1017 cm−3 左 右，其 Hall 迁 移 率 在 20— 80 cm2 ·V−1 ·s −1 。高温退火设备需要控制温度、气 压和处理时间等参数，这些参数的选择取决于掺杂 剂的类型和浓度等因素。金属电极的制备，通常采 用金属蒸镀或物理气相沉积等技术 。3 SiC MOSFET 器件的技术发展  MOSFET 在功率转换应用中具有以下优点：门 控、非耗散控制、可实现高开关频率，并可能与现有 的 IGBT 门控驱动器设计兼容；内置二极管，不严格 要求使用外部组件来实现负载电流的自由流动；对 称的双向电流传导能力，能够实现先进的转换器架 构，且使用的设备数量更少；低截止漏极电流，具有 良好的温度稳定性；具有雪崩鲁棒性，可以设计无缓 冲转换器。 相比于传统的硅基材料，SiC 具有其 3 倍的禁带 宽度及更高的熔点，更高的热导率使得 SiC 材料可 以 在 更 高 的 温 度 下 工 作；SiC 的 临 界 击 穿 场 强 约 是 Si 的 7 倍，使得 SiC 可以在 MOSFET 器件中具有更 好的耐压性；SiC 中有着更高的电子饱和迁移速率， 使 得 SiC 的 MOSFET 器 件 具 有 更 高 的 工 作 频 率。SiC 的 功 率 器 件 研 究 很 早 就 开 始 了，但 是 由 于 衬 底 质量的限制，直到 2001 年才开始逐渐商业化，目前 SiC 功 率 器 件 的 主 要 生 产 厂 商 有 Cree、Rohm、 Infineon、STMicroelectronics、GeneSiC 和 Microsemi 公司，国内生产厂商主要有泰科天润、三安光电、基 本 半 导 体 等 公 司，目 前 国 内 厂 商 受 限 于 沟 槽 型 SiC  MOSFET 专利壁垒较高、生产制造水平仍有差距， 研究重点着眼于平面型 SiC MOSFET。3. 1 平面型 SiC MOSFET 的发展 由 于 槽 栅 型 MOSFET 制 备 工 艺 复 杂，涉 及 深 阱刻槽等工艺，沟道表面粗糙度很难控制，使得沟道 迁移率不高，其次槽栅拐角处会发生电荷集中，如果 屏 蔽 层 效 果 较 差 可 能 导 致 提 前 击 穿。此 外，由 于 Rohm 和 Infineon 在槽栅型 MOSEFT 专利方面占据 绝对优势，导致大部分厂商无法绕开关键专利。因 此 ，相 比 槽 栅 型 SiC MOSFET，平 面 型 SiC  MOSFET 在 市 场 上 的 应 用 更 为 广 泛，相 关 研 究 也 更多。

2. 图 4 为 MOSFET 结 构 图。Jayarama 团 队提 出并制备了世界上**个平面型 SiC MOSFET（见 图 4（a）），但是由于界面处质量较差，器件迁移率只 有 20 cm2 ·Vs−1 、阻 断 电 压 为 760 V、比 导 通 电 阻 为 125 mΩ·cm2 。Harada 等提 出 了 双 外 延 埋 沟 型 SiC MOSFET（见 图 4（b）），并 且 通 过 外 延 层 的 离 子 注 入 来 减 少 晶 格 损 伤 ，在 15 V 栅 压 时 得 到 了 8. 5 mΩ·cm2 的 导 通 电 阻 、阻 断 电 压 为 600 V。Harada 等 对双外延埋沟型 SiC MOSFET 器件进 行 改 进，提 出 制 备 注 入 外 延 型 MOSFET 时 不 需 要 进 行 杂 质 补 偿 ，结 果 将 器 件 的 阻 断 电 压 提 高 到 1 100 V，并将导通电阻降低到 4. 3 mΩ·cm2 。SiC 工 艺 的 发 展 使 得 MOSFET 器 件 中 反 型 层 的 迁 移 率 越 来 越 高，也 逐 渐 降 低 成 本 使 其 便 于 商 业 化 。Rohm 和 Cree 公 司 成 功 实 现 了 SiC 基 MOSFET的首次商业化生产，自此也开始了工艺的不 断优化和产品的多次迭代，随着 MOSFET 器件的不 断 发 展，1 200 V 阻 断 电 压 和 导 通 电 阻 2. 7 mΩ·cm2 的 SiC 基 MOSFET 器 件 已 经 商 用。图 5 为 商 业 化MOSFET 结 构 图。Agarwal 等成 功 在 商 业 化 的 工 厂 中 制 备 了 将 栅 氧 化 层 降 低 至 27 nm 的 MOSFET 器件（见图 5（a）），在栅压为 15 V 时得到 的导通电阻为 6. 7 mΩ·cm2 ，并且得到与厚度 55 nm 的栅氧化层一样的高耐压能力，最高可承受 2. 3 kV 的 电 压。电 子 科 技 大 学 的 刘 佳 月 等根 据 阈 值 电 压、正向导通特性、反向阻断特性和栅氧化层的电场 强度确定**注入条件，最终得到了比导通电阻为 8. 7 mΩ·cm2 、反 向 击 穿 电 压 为 1 990 V 的 器 件 结 构 （见 图 5（b）），其 开 启 时 间 为 200 ns、关 断 时 间 为 100 ns、雪崩电压为 2 350 V，并且完成了 1 700 V 的 SiC MOSFET 的流片和测试。

3. 3. 2 槽栅型 SiC MOSFET 的发展 相 比 平 面 型 MOSFET，槽 栅 型 结 构 能 够 消 除 JFET 区电阻，同时沟道由横向变为纵向，具有更低 的导通电阻。SiC 功率器件的研究从上世界 80 年代 就开始了 ，但是直到 1993 年世界上**个槽栅型 纵 向 MOSFET 才 由 Palmour 等提 出 并 制 备。图 6 为 槽 栅 型 MOSFET 结 构 图。由 于 SiC 的 介 电 常 数 为 SiO2 的 3 倍，SiO2 中 也 会 有 3 倍 于 SiC 中 的 电 场 ，因 此 栅 氧 化 层 会 面 临 先 击 穿 的 危 险 ，降 低 了 MOSFET 的阻断电压。Cooper 等提出，通过栅 极底部加一层 p+屏蔽层来起到对栅氧化层的保护 作 用，这 可 以 大 大 地 提 高 MOSFET 器 件 的 阻 断 电 压，明 显 改 善 栅 氧 化 层 相 比 MOSFET 器 件 提 前 击 穿 的 问 题，将 器 件 的 耐 压 提 升 到 了 5 kV、特 征 导 通 电阻为 105 mΩ·cm2 ，之后的工作也大都借鉴了这种 方法

4. 在 2011 年 半 导 体 器 件 IEDM 会 议 上 报 道 了 一 款双沟道 MOSFET 结构（见图 7（a）），同时对栅区、 源 区 刻 蚀，并 且 在 源 区 槽 底 通 过 离 子 注 入 形 成 p+ 源区 ，使 得 阻 断 时 的 漂 移 区 电 场 大 部 分 转 移 到 p+源 区，从 而 达 到 对 栅 氧 化 层 保 护 的 目 的，在 源 漏 电 流 为 100 μA 时 阻 断 电 压 达 到 了 1 260 V，测 试 源 漏 电 压 为 600 V 的 栅 氧 化 层 的 电 场 可 以 低 至 1. 65 MV·cm−1。Uchida 等提出了 V 形槽栅结 构 的 MOSFET（见 图 7（b）），通 过 电 化 学 刻 蚀 形 成 V 形槽，并在漂移区埋 P 层以屏蔽栅氧化层电场，该 结构具有更小的界面态密度，从而获得了更高的沟 道迁移率，同时埋 p 层的屏蔽作用为氧化层带来了 更 好 的 可 靠 性，其 制 备 的 器 件 具 有 1 640 V 的 击 穿 电压（ID=1 mA）、导通电阻仅为 3. 1 mΩ·cm2 。

5. 3. 3 栅氧层和界面质量优化 SiC 的 MOSFET 器 件 由 南 卡 大 学 的 J. W. Palmour 团队在 1993 年首次报道，该器件是一款 SiC 纵 向 结 构 的 MOSFET，其 源 漏 区 通 过 外 延 制 成，沟道也不会受到离子注入和高温退火的影响而 产生退化。然而，初代 MOSFET 器件性能较差，初 代纵向 MOSFET 的比导通电阻仅为 33 mΩ·cm2 、击 穿 电 压 也 仅 为 330 V，以 及 栅 氧 化 层 的 击 穿 电 压 甚 至低于 100 V，这是由于 SiC 材料生长和制备工艺的 不完善，栅氧层生长工艺不成熟而导致 SiC/SiO2界 面 特 性 差，以 及 没 有 找 到 合 适 的 金 属 电 极 和 镀 电 极 的 工 艺 较 差 等。SiO2/SiC 材 料 的 界 面 质 量 差 会造成氧化物中电荷堆积和高界面态陷阱密度，这 严重限制了 MOSFET 中沟道的迁移率。氮化是提 高迁移率的一种有效方法，是指在含 N 的气体中生 长 栅 氧 化 层，N 促 进 了 Si―N 键 的 生 成 而 起 到 钝 化 界面缺陷的作用，在界面上使用 NO 退火可有效降 低表面陷阱密度，从而增加沟道的迁移率。栅 极氧化物的掺杂是氮化的一种替代方法，通过引入不同的离子掺杂（如 P、B 等），也可以起到钝化 SiO2/SiC 界面并提高迁移率的作用。 除 了 SiC/SiO2 界 面 质 量 差 之 外 ，用 于 功 率 MOSFET 的 SiO2 的 介 电 常 数（k）低，由 于 SiO2 的 k 值大约比 SiC 的 k 值低 2. 5 倍，与半导体层相比在介 电介质中获得了更大的电场，这就是为什么要寻找 k 值 等 于 或 大 于 SiC 的 新 型 介 电 材 料 的 原 因。高 k 值的栅极电介质材料可显著降低给定栅极电介质厚 度下的电场值，因此总栅极电流密度也降低。由于 与 SiC 晶体具有优异的晶格匹配性，同时具有良好 的 热 稳 定 性 和 较 大 的 介 电 常 数 和 带 隙 ，SiC  MOSFET 中常用的高 k 值介电介质为 Al2O3 。然 而，由于带隙的减小栅极泄漏电流将会增加，事实上 不仅需考虑带隙值，还必须考虑栅介质层与 SiC 带 隙的能带是否对齐，从而避免过多漏电流通过界面 处。栅极氧化物掺杂技术也已成功实现，以进一步 提高通道迁移率，但是会使器件稳定性受到损害，因 此器件的设计需要根据需求平衡各方面的因素。 4 SiC 的 IGBT 器件的技术发展  绝 缘 栅 双 极 晶 体 管（IGBT）器 件 结 合 MOSFET 的高输入阻抗和双极结型晶体管的高电 流 密 度 ，通 过 双 极 结 型 晶 体 管 调 制 进 而 降 低 MOSFET 结 构 的 漂 移 区 电 阻 RDR，而 通 过 MOSFET 结构则为双极结型晶体管提供基极驱动 电流，这使得 IGBT 在高压大功率的应用场景下展 现出了巨大潜力。4. 1 槽栅型 IGBT SiC IGBT 器件由于双极载流子存储效应，限制 了其在高频开关情况下的应用，但在高压及超高压 行 业 中 则 极 具 优 势 。早 在 1999 年 Cree 公 司 的 Ranbir Singh 制备得到了首个 p 沟道的槽栅型 4HSiC IGBT（见 图 8），其 漂 移 区 厚 度 为 10 μm、p 掺 杂 浓 度 为 5×1015 cm−3 ，由 于 NPN 晶 体 管 带 来 的 高 增 益，此 器 件 的 击 穿 电 压 仅 为−85 V，但 由 于 其 优 异 的高温特性（工作温度可高达 350 ℃），仍然在当时 引 起 了 足 够 的 关 注 。Cree 公 司 的 Q. Zhang 等 率 先 制 备 了 击 穿 电 压 为 10 kV 的 槽 栅 型 p 沟 道 的 SiC IGBT（见 图 9），在 轻 掺 杂 的 p 漂 移 层 厚 度 大 于 100 μm、掺 杂 浓 度 仅 为 1×1014 cm−3 ，同 时 在 漂 移 层 上引入几微米厚的 p 型区，用以消除沟道底部的 n 型 保护区所产生的 JFET 效应，从而降低导通电阻、增 强电流，此外结终端扩展区（JTE）的引入起到了边 缘保护的作用，虽然该器件在导通特性上表现并不 如 意，但 在 室 温 条 件下 导 通 电 阻 高 达 175 mΩ·cm2 ， 这 仍 然 是 首 个 10 kV 电 压 等 级 的 SiC IGBT 器 件。由于槽栅结构加工难度、槽栅处栅氧介质层生长质 量及槽栅侧墙导致的阈值电压难以控制等问题，平 面栅结构的 IGBT 器件得到了广泛的应用。

6. 4. 2 平面型 IGBT M. Avram 等通过离子注入的方式实现了平 面型 SiC IGBT 的制备（见图 10），其导电沟道是 n 型 的，击 穿 电 压 也 达 到 了 2 kV，这 也 是 实 验 中 首 次 击 穿电压达到 2 kV 的平面型 n 沟道 IGBT。M. Avram 等通 过 引 入 自 对 准 工 艺 成 功 制 备 了 击 穿 电 压 为4 kV 的平面型 n 沟道 IGBT（见图 11），其 buffer 层的 厚度及浓度分别为 20 μm 和 3×1018cm−3 、外延层的 厚度及浓度分别为 300 μm 和 5×1015cm−3 。Cree 公 司 的 Q. Zhang 等发 布 了 一 系 列 平 面 型 p-IGBT 器件（见表 2），其在所得的首个平面型 p-IGBT 器件 后 ，先 后 通 过 引 入 电 流 增 强 层（CEL）、优 化 JFET 区、优化元胞设计等方式，在保证器件击穿电压的同 时 ，有 效 降 低 了 器 件 的 导 通 电 阻 ，为 后 续 平 面 型 IGBT 器 件 的 设 计 开 发 开 阔 了 思 路 。图 12 为 pIGBT 器件结构示意图。

7. J. A. Cooper等制备得到了击穿电压为 20 kV 的 p 沟 道 IGBT，其 漂 移 层 厚 度 为 175 μm、p 掺 杂 浓 度为 2×1014 cm−3 。Cree 公司的 S. H. Ryu 等 制备 得 到 了 击 穿 电 压 为 15 kV 的 p 沟 道 IGBT（见 图 13），p 型 漂 移 层 的 厚 度 为 140 μm、p 掺 杂 浓 度 为 2×1014 cm−3 ，通 过 对 buffer 层 的 厚 度 与 掺 杂 浓 度 的 设计优化器件性能。在这一阶段，工业界和学界更 偏向于研究 p 沟道的 IGBT，这是由于用于生长外延 的 n 型 SiC 衬 底 的 低 电 阻 率 和 低 缺 陷 密 度，随 着 技 术 的 进 步，p 沟 道 的 IGBT 性 能 不 断 提 高，但 由 于 p 型 SiC 衬底加工工艺不成熟等问题，p 型衬底的电阻 率高、缺陷密度大，制备得到的 n 沟道 IGBT 器件性 能较差。

8. Wang等提出了新的倒置生长工艺，所有的外 延层都在衬底（约 400 μm）上生长，随后在通过抛光 去除，由于各层的外延是连续的生长，可以**限度 的减少在中断生长界面下容易形成的位错和形核堆 叠缺陷，获得了厚度为 180 μm 的外延层，厚的 p+衬 底 被 薄 的 p+外 延 层 所 替 代，集 电 极 的 电 阻 下 降 了 接近两个数量级，这是在独立的 SiC 外延层上制备 SiC 器件的**份详细报告。由此，SiC IGBT 的研 究 开 始 转 向 至 n 沟 道 SiC IGBT 器 件，而 n 沟 道 SiC  IGBT 器 件 也 表 现 出 越 来 越 优 秀 的 静 态 和 动 态 特 性。T. Mizushima 等同 样 采 用 倒 置 生 长 工 艺 制 备得到了击穿电压为 16 kV 的 n 沟道 4H-SiC IGBT （见 图 14），在 4H-SiC（000-1）碳 面（底 部）通 过 离 子 注入进行 p 掺杂而顶部的 p 区则通过外延生长形成， 得到更高的通道迁移率 100 cm2 ·V−1 ·s −1 ，解决了电 阻 大、沟 道 质 量 差 的 问 题，当 加 载 的 栅 偏 压 为 30 V 时 其 比 导 通 电 阻 仅 为 14 mΩ·cm2 。E. Van Brunt 等 制备得到了击穿电压为 27 kV 的 n 沟道 IGBT， 使用的 n 型漂移区厚度分别为 230 μm、掺杂浓度为2. 5×1014 cm−3（3 见图 15），通过 15 h 的热氧化寿命增 强处理，使得双极型载流子寿命从原有的 1. 6 μs 提 高到 10 μs 以上，使得该器件在保持超高耐压的同时 获得了良好的导通特性。

9. 4. 3 SiC IGBT 的挑战 SiC IGBT 与 SiC MOSFET 器件面临着相同的 问题，即 SiC 晶圆的质量差、加工制造工艺不成熟、 SiC/SiO2 界 面 质 量 问 题 等，而 SiC IGBT 面 临 的 主 要 挑 战 是 n 沟 道 IGBT 器 件 的 制 备、载 流 子 寿 命 较 短、大尺寸大厚度 SiC 晶圆的制造、高压/超高压、高 温 封 装 难 度 大 等 一 系 列 问 题 。目 前 ，n 沟 道 SiC  IGBT 器 件 的 研 制 开 发 是 研 究 重 点，倒 置 生 长 工 艺 也能够有效提高外延层质量，通过减小缺陷极大的 减低导通电阻，但在集电极一端的 p 型外延层仍需 要 有 一 定 的 厚 度 和 掺 杂 浓 度 才 能 满 足 器 件 制 备 需 要。同时，此方法需要将 n 型衬底（约 400 μm）完全 去除，由于 SiC 本身的性质，去除工艺较难且会导致 载流子寿命下降和晶圆翘曲度增加。虽然 SiC 表面 的 SiO2能够像 Si IGBT 一样在高温下的氧化环境中 形成，但在氧化过程中除了近界面陷阱之外，还会产 生 额 外 的 碳（C）团 簇，使 SiC/SiO2界 面 的 陷 阱 密 度 是 Si/SiO2界面陷阱密度的一个或两个数量级，如此 高的界面陷阱密度（1×1013 cm−2 ）会导致 SiC MOS 结构的沟道迁移率大幅降低。 5 车规级碳化硅器件需要通过的测试验证  AEC—Q101是基于失效机理的离散半导体元件应力测试鉴定，由AEC委员会制定，于1996年发行，并持续更新到2021年的E版本，也是目前沿用的最新标准。适用于车用离散半导体元件的综合可靠性测试认证标准，是离散半导体元件应用于汽车领域的基本门槛，也是碳化硅器件上车的必要条件。AEC-Q101测试流程